fir在dspbuilder下产生VHDL源码及其测试激励文件

资 源 简 介

fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型，在modelsim下仿真通过

详 情 说 明

用文中提到了在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型，在modelsim下进行仿真，并且成功通过了仿真。在这个过程中，通过dspbuilder编写的matlab模型被转换成了VHDL源码，并且生成了相应的测试激励文件。这些源码和激励文件被用于在modelsim中进行仿真，以验证设计的正确性。这个过程是非常重要的，因为它确保了设计的准确性和可靠性。