VHDL
-
fft在dspbuilder下产生VHDL源码及其测试激励
fft在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型，在modelsim下仿真通过 -
dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型
dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型，在modelsim下仿真通过 -
fir在dspbuilder下产生VHDL源码及其测试激励文件
fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型，在modelsim下仿真通过 -
基于LMS算法的自适应均衡器(滤波器)
论文针对数字通信系中，由于码间串扰(ISI)和信道加性噪声的干扰，导致信号在接收端产生误码，设计了基于LMS算法的自适应均衡器(滤波器)，并通过硬件描述语言VHDL和现场可编程逻辑器件FPGA实现均衡器的硬件实现。是一篇标准的毕业论文，有需要的朋友可以拿来做参考 -
