定点数
-
硬件级定点平方根算法实现与仿真
本项目在MATLAB环境中实现了一套模拟硬件级逻辑的定点平方根计算模块，其核心目标是为FPGA或低功耗嵌入式处理器提供可验证的数学逻辑。该项目利用非恢复余数算法（Non-restoring Algorithm）或逐位归纳法替代昂贵的浮点开方运算，通过纯移位和加减法指令完成计算，极大地节省了硬件门电路资源和功耗。系统支持用户自定义输入数据的总位宽（Word Length）和分数长度（Fraction Length），并能够精确模拟硬件执行过程中的位溢出与饱和处理逻辑。该方案广泛应用于实时信号处理、电机控制系统的矢量运算以及无线通信解调等对计算时延敏感的领域。此外，项目内置了完整的位真（Bit-true）仿真验证体系，通过将定点输出与标准浮点结果进行逐样本比对，生成量化噪声分析报告和最大误差曲线，确保算法在满足精度需求的同时达到最优的资源利用率。
