时钟恢复
-
-
基于早迟门同步环路的位同步仿真程序
本程序实现了一套完整的数字通信系统位同步提取方案，其核心目标是在接收端从随机的数字基带信号中准确恢复出位定时时钟脉冲。程序详细模拟了基于早迟门（Early-Late Gate）的闭环反馈控制过程。首先对输入的基带信号进行过采样处理，利用早门积分器和迟门积分器分别提取信号跳变沿前后的能量。相位误差鉴别器通过比对两门积分值的差值，计算出当前采样相位相对于理想采样点的超前或滞后误差。该误差信号随后输入到环路滤波器中，通过比例和积分运算消除噪声干扰并提供稳定的控制增益。环路滤波器的输出用于调节数字控制振荡器（DC -
锁相环PLL动态仿真与性能分析平台
本项目旨在利用MATLAB环境构建一个完整的锁相环（PLL）仿真系统，用于模拟和分析电路在不同输入条件下的频率追踪与相位同步过程。 系统集成了鉴相器（PD）、低通滤波器（LPF）以及压控振荡器（VCO）三大核心组件，能够精确模拟锁相环的捕获过程、锁定状态以及失锁后的重锁行为。 实现方法上，程序通过建立时域差分方程或状态空间模型，对输入信号与VCO输出信号的相位差进行实时计算，并利用滤波器滤除高频分量，生成用于调整VCO频率的控制电压。 该工具可广泛应用于数字通信中的载波提取、时钟恢复、频率合成以及雷达信号 -
基于Gardner算法的位同步仿真系统
该项目实现了通信系统中关键的位同步（码元同步）技术，采用经典的Gardner误差检测算法进行闭环跟踪。首先，系统生成随机的二进制比特流并进行QPSK等数字调制，通过平方根升余弦滤波器进行脉冲成形。在信号传输路径中，人为加入定时偏差（分数倍符号间隔）和加性高斯白噪声。接收端通过匹配滤波后进入同步环路，核心模块包括：基于分段抛物线插值的内插滤波器、Gardner定时误差检测器（TED）、数字PI环路滤波器以及数控振荡器（NCO）。Gardner算法利用每符号两个采样点（判决点与交点）的差值计算误差，无需相干载
