本项目旨在利用MATLAB、Simulink及Intel (Altera) DSP Builder工具箱,实现高性能有限长单位冲激响应(FIR)滤波器的模型驱动设计(Model-Based Design)。首先,通过MATLAB的Filter Designer (FDATool) 确定滤波器的阶数、截止频率及窗函数类型,计算并导出理想的浮点系数。接着,在Simulink环境中建立基于DSP Builder基本库(Basic Blockset)的硬件仿真模型,具体包括输入接口、移位寄存器、乘法累加器(MAC)或并行流水线结构、以及输出截位处理。在模型中严格定义信号和系数的定点化(Fixed-point)属性,以精确模拟FPGA内部的硬件行为,并优化位宽以平衡资源消耗与信噪比性能。系统支持通过Signal Compiler将Simulink模型自动转换为可综合的VHDL/Verilog RTL代码、Testbench及Quartus II工程文件。项目最终通过Simulink与ModelSim的联合仿真(或Simulink内部闭环仿真),对比浮点理论值与定点硬件仿真值,验证滤波前后的时域波形与频谱特性,从而完成从算法验收到硬件网表生成的全流程,适用于无线通信基带处理、雷达信号处理及医疗信号去噪等FPGA开发场景。