硬件建模
-
基于Verilog的IIR滤波器设计与位真验证系统
该系统实现了一套从理论设计到硬件逻辑实现的完整闭环流程，重点解决数字滤波器在算法仿真阶段与FPGA硬件实现阶段不一致的问题。系统利用MATLAB进行IIR低通滤波器的参数计算，支持巴特沃斯、切比雪夫等多种窗函数模型，并利用双线性变换法将连续系统数学模型转换为离散差分方程。核心功能涵盖了滤波器的级联型或直接II型结构转换，以及针对硬件资源优化的定点量化算法。该项目通过MATLAB编写了位真（Bit-True）仿真代码，能够模拟Verilog硬件中的截位、舍入及饱和运算逻辑。同时，配套的Verilog程序采用
